Universidad
Politécnica de Madrid

El curso está orientado a profesionales con conocimientos básicos de diseño de circuitos electrónicos y cubre tanto el diseño y verificación de circuitos digitales como el diseño de procesadores con arquitectura abierta (particularizando en RISC-V) y sistemas en un chip. Las tecnologías empleadas en el curso son FPGA y ASIC.

Diseño VLSI (Nov-2024 a Feb-2025) 6 ECTS

• Introducción al diseño VLSI.
• Transistores: su funcionamiento.
• Lógica CMOS.
• Proceso CMOS. Trazados.
• Caracterización del circuito. Simulación con herramientas comerciales.
• Lógica secuencial, temporización y familias lógicas.
• Memorias.
• Visión global del circuito integrado.
• Test de circuitos integrados y diseño para test.
• Flujo de diseño semi-custom.

Diseño Digital I (Oct-2024 a Dic-2025) 3 ECTS

• Modelado RTL eficiente de circuitos combinacionales y secuenciales con VHDL 2008.
• Realización de modelos parametrizables.
• Subrutinas y verificación automática de resultados en bancos de test VHDL.
• Metodologías de diseño de sistemas digitales complejos. Diseño jerárquico y diseño digital síncrono. Sincronización entre dominios de reloj.
• Lenguajes de Especificación de Propiedades. PSL en VHDL-2008.
• Verificación con PSL.

Diseño Digital II (Ene-2025 a Feb-2025) 3 ECTS

• Modelado RTL de circuitos combinacionales y secuenciales con SystemVerilog.
• Aserciones en SystemVerilog.
• Modelado orientado a objetos OOP.
• Agentes. Construcción de bancos de test.

Diseño de procesadores con arquitectura abierta (Mar-2025 a Abr-2025) 3 ECTS

• Conceptos básicos de arquitectura de computadores.
• Características fundamentales del juego de instrucciones RISC-V.
• Implementación de un procesador RISC-V básico.
• Impacto de las técnicas de mejora del procesador sobre su rendimiento.
• Implementación de un procesador RISC-V avanzado.
• Jerarquía de memoria.
• Implementación de memoria(s) caché(s) sobre un procesador RISC-V.
• Extensión del juego de instrucciones RISC-V mediante modificación de su datapath.

Verificación de circuitos digitales (May-2025 a Jun-2025) 3 ECTS

• Modelado de bancos de test dirigidos con autocomprobación para verificación funcional en VHDL y SystemVerilog.
• Tests estructurados y reutilizables.
• Aleatorización de estímulos.
• Cobertura funcional. Aserciones para verificación funcional.
• Introducción a la arquitectura UVM (Universal Verification Methodology).

Diseño de sistemas en chip basados en HW abierto (Mar-2025 a Abr-2025) 3 ECTS

• Entornos de integración de SoCs basados en procesadores RISC-V.
• Implementación de un SoC básico con un procesador RISC-V e IPs externos.
• Integración de aceleradores hardware custom en SoCs con procesadores RISC-V: interfaces estándar MMIO y de extensión del juego de instrucciones.
• Flujos de diseño e implementación de SoCs basados en procesadores RISC-V con herramientas comerciales y/o open source.
• Diseño físico de un SoC basado en IPs y procesadores abiertos.
• Evaluación de la calidad del diseño físico.

Diseño de sistemas críticos y de aplicación a espacio (May-2025 a Jun-2025) 3 ECTS

• Criterios de fiabilidad y disponibilidad de un sistema electrónico digital.
• Criterios y técnicas de diseño para sistemas electrónicos digitales en entornos críticos.
• Características físicas y requisitos de los chips en entornos con radiación y/o espaciales.
• Evaluación de mecanismos de tolerancia a fallos mediante técnicas de redundancia temporal y/o espacial a nivel microarquitectural en un procesador.
• Hipervisores y otros entornos de virtualización sobre procesadores abiertos
• Despliegue hipervisores sobre sistemas críticos basados en RISC-V.
• Evaluación de SoCs basados en RISC-V mediante criterios de validación y verificación.
• Estándares de cualificación en el dominio aeroespacial.

Componentes SW para sistemas embebidos (May-2025 a Jun-2025) 3 ECTS

• Toolchains abiertos para procesadores RISC-V.
• Mecanismos de gestión de entrada/salida, temporización y drivers baremetal.
• Sistemas operativos y bootloaders sobre procesadores abiertos.
• Integración de aceleradores hardware custom sobre SoCs RISC-V con Linux.
• Fundamentos de los sistemas operativos de tiempo real (RTOS).
• Despliegue de RTOS abiertos sobre SoCs RISC-V.