Posgrados propios de la UPM (Microcredenciales)

VERIFICACIÓN DE CIRCUITOS DIGITALES

Web https://blogs.upm.es/ue-upm/formacion/
Impartición 01 de mayo de 2025 - 30 de junio de 2025
Inscripción 03 de octubre de 2024 - 02 de mayo de 2025
Matriculación 03 de octubre de 2024 - 15 de mayo de 2025
Créditos 3 ECTS
Plazas 20
Matrícula 500 €
Observaciones: 100% gratuito. Coste financiado por Cátedra UPM-INDRA en Microelectrónica.
Modalidad - Presencial
Titulación Requerida Titulación Universitaria(Licenciado, Ingeniero, Arquitecto, Ingeniero Técnico, Arquitecto Técnico, Diplomado)
Objetivos

El curso está orientado a profesionales con conocimientos avanzados de diseño de circuitos electrónicos digitales usando VHDL o SystemVerilog y les capacitará en el diseño de entornos de verificación estructurados y reutilizables usando modelado orientado a objetos, aleatorización con restricciones y cobertura funcional. El curso concluye con una introducción a la metodología UVM (Universal Verification Methodology).

Programa
  • Tests estructurados y reutilizables.
  • Modelado orientado a objetos
  • Aleatorización de estímulos.
  • Cobertura funcional.
  • Introducción a la metodología UVM (Universal Verification Methodology).

Todos los conceptos introducidos se irán aplicando a lo largo del curso a un proyecto.

Email
Centro Organizador E.T.S. DE INGENIERÍA Y SIST. DE TELECOM.